AMD Zen架构细节揭秘 可战平Intel Core i7-6900K

AMD日前专门召开技术会议，首次披露了Zen CPU的架构设计，并公开展示同频8核心16线程下可以战平Intel Core i7-6900K。不过，当时关于架构只讲了一些大概的情况，而今在Hot Chips 2016大会上，AMD又首次公布了Zen架构的诸多细节，详细解释了40％的提升是怎么来的。

首先，所谓40％提升指的并非实际性能，而是每时钟周期指令数(IPC)这一理论指标的变化，对比对象是当前的Excavator挖掘机架构。

这就是Zen架构在性能、能耗方面的一些具体改进，其中核心引擎改进包括：每核心支持两个逻辑线程、分支误预测改进、更好的分支预测、更大的操作缓存、更宽的微指令分派、更大的整数/浮点指令调度器、更大的回退、更大的回退/载入/存储序列。

缓存系统有一级缓存写回、更快的二级/三级缓存、更快的浮点单元载入、更好的一级/二级数据预取器、一级/二级缓存带宽提升接近1倍、三级缓存总带宽提升最多4倍。

为了降低功耗，Zen架构也是做了大量工作，全程采用低功耗设计理念，包括多层级时钟门控、一级缓存写回、更大操作缓存、堆栈引擎等等。

核心微架构细节：拾取四个x86指令、操作缓存指令、四个整数单元、两个存储/载入单元(支持72个乱序载入)、两个浮点单元(128-bit FMAC)、4-way 64KB一级指令缓存、8-way 32KB一级数据缓存、8-way 512KB二级缓存、8MB共享三级缓存。

指令拾取部分

解码部分

执行部分

载入/存储单元和二级缓存

浮点单元

缓存一致性

CPU Complex(CCX)：这个昨天解释过了。Zen架构虽然每四个核心为一组，但这四个核心除了共享三级缓存之外没有其他任何关联，是彼此完全独立的。

同步多线程(SMT)：所有指令仅支持单线程模式，前端队列划分优先级，除微指令队列、回退队列、存储队列之外绝大部分模块都是完全共享的。

新增指令集：ADX(扩展多精度算法)、RDSEED(补充RDRAND随机数生成器)、SMAP(高级模式访问拦截)、SHA1/SHA256(哈希加密算法)、CLFUSHOPT、XSAVEC/XSAVES/XRSTORS、CLZERO(清理缓存行)、PTE Coalecing(4K页表合并为32K页)，其中最后两项是AMD Zen架构独有的。

同时继续支持所有标准指令集：AVX、AVX-2、BMI1/2、AES、RDRAND、SMEP。

AMD Zen处理器，这PPT你能看得懂吗？

本文链接://www.desktx.com.cn/news/yejie/935.html

标签： amd zen处理器amd zen架构